



(1) Veröffentlichungsnummer: 0 600 112 A1

(12)

## **EUROPÄISCHE PATENTANMELDUNG**

Anmeldenummer: 92120421.0

(51) Int. Cl.5: **G06F** 12/14, G06F 12/10

2 Anmeldetag: 30.11.92

43 Veröffentlichungstag der Anmeldung: 08.06.94 Patentblatt 94/23

84 Benannte Vertragsstaaten: AT BE CH DE DK ES FR GB GR IE IT LI LU MC **NL PT SE** 

(1) Anmelder: Siemens Nixdorf Informationssysteme Aktiengesellschaft Fürstenallee 7 D-33102 Paderborn(DE)

(72) Erfinder: Eckenberger, Eberhard, Dipl.-Ing. **Bettinastrasse 23** W-8000 München 83(FR) Erfinder: Wimmer, Manfred, Dipl.-Ing. Pierling 28 W-8225 Traunreut(DE)

(74) Vertreter: Fuchs, Franz-Josef, Dr.-Ing. et al. Postfach 22 13 17 D-80503 München (DE)


Datenverarbeitungsanlage mit virtueller Speicheradressierung und schlüsselgesteuertem Speicherzugriff.

Mit der Adreßumsetzungseinheit (ACU) des Prozessors (PIU) gekoppelte eigenständige Schlüsselspeichersteuereinheit (KMU) mit einem durch reale Speicheradressen ansteuerbaren Schlüsselspeicher (KM), der Einträge (KEY) für jeden im Arbeitsspeicher gesondert geschützten Datenabschnitt, z.B. Seite, enthält. Jeder Eintrag besteht aus dem Speicherschlüssel (ACC) und drei weiteren Steuerbits (F, R und C,) von denen die letzteren auch der Verwaltung dienen. Ansteuerung von Adreßumsetzungseinheit (ACU) und Prozessor (PIU) über gemeinsame umschaltbare Eingabeschnittstelle (KMIA), während die Ein-/Ausgabeprozessoren (IOP) über eine gesonder-


te Schnittstelle angekoppelt sind. Die Schlüsselspeichersteuereinheit (KMU) arbeitet befehlsgesteuert. Sie wird bei jeder Speicheranforderung des Prozessors (PIU) im Rahmen der Adreßumsetzung von der Adreßumsetzungseinheit (ACU) angesteuert, wenn die Verwaltungsbits zu ändern sind oder noch kein Eintrag im Adreßumsetzungspuffer (TLB) vorliegt. Kennzeichnung von Einträgen im Adreßumsetzungspuffer (TLB) in einem zum Schlüssselspeicher parallel adressierbaren Speicher (KIAT) gleicher Tiefe verhindert unnötige Überprüfungen des Adreßumsetzungspuffers (TLB), wenn Einträge zu löschen sind.


 $\widetilde{T} = \frac{2t}{4t}$ 


i 💰




EP 0 600 112 A1










.




EP 0 600 112 A1











F164A



r.,;



EP 92 12 0421

	Vananishana das Dalumas	E DOKUMENTE	ndardich	Betrifft	KLASSIFIKATION DER
Kategorie	Kennzeichnung des Dokumer der maßgeblich		rucrucii,	Anspruch	ANMELDUNG (Int. Cl.5)
X	US-A-4 903 234 (SAKI * Zusammenfassung;	•	1		G06F12/14 G06F12/10
Υ	Lusammentassung, i	abbiliding 1	. 2	,4,5	1001 127 10
·	* Spalte 1, Zeile 1 * Spalte 4, Zeile 1				
A			3		
Y	COMPUTER DESIGN, Bd. 21, Nr. 2, Apri Seiten 63 - 64 'Mic Memory Protection as Access' * das ganze Dokumen	roprocessor Buil nd Virtual Memor	ds In		
<b>Y</b>	EP-A-O 149 389 (FUJ * Zusammenfassung; * Seite 3, Zeile 11 * Seite 7, Zeile 13	Abbildung 2 * - Seite 4, Zeil	1		
Y	EP-A-0 288 636 (NET) * Zusammenfassung;		• ,		RECHERCHIERTE
	* 6-34- 10 7-31- 1	0-14-00 7-1	1		SACHGEBIETE (Int. Cl.5)
	<pre>* Seite 19, Zeile 1 * Seite 26, Zeile 4 *</pre>				G06F
_	* Seite 29, Zeile 3	5 - Zeile 56 *			
A			1	,2	
	•				
			]		
					·
					·
Der vo	orliegende Recherchenbericht wurd	e für alle Patentansprüche	erstellt		
Recherchesort Abschla		Abschlußdatnus der 1			Prüfer
DEN HAAG 02 JUL		02 JULI 199	1993		POWELL D.
X : voc Y : voc	KATEGORIE DER GENANNTEN D  besonderer Bedeutung allein betracht besonderer Bedeutung in Verbindung leren Veröffentlichung derselben Kates hnologischer Hintergrund	et no mit einer D: in	teres Patentiokur	nent, das jedo latum veröffe ingeführtes D	ntlicht worden ist Jokument Dokument
O: nichtschriftliche Offenbarung P: Zwischenliteratur			& : Mitglied der gleichen Patentfamilie, übereinstimmendes Dokument		

## Data processing system with virtual memory addressing and memory access controlled by keys.

Patent Number:

EP0600112

Publication date:

1994-06-08

Inventor(s):

WIMMER MANFRED DIPL-ING (DE); ECKENBERGER EBERHARD DIPL-ING (FR)

Applicant(s):

SIEMENS NIXDORF INF SYST (DE)

Requested Patent:

☐ EP0600112

Application Number: EP19920120421 19921130 Priority Number(s):

EP19920120421 19921130

IPC Classification:

G06F12/14; G06F12/10

EC Classification:

G06F12/10L, G06F12/14D1A

Equivalents:

Cited patent(s):

<u>US4903234</u>; <u>EP0149389</u>; <u>EP0288636</u>

## **Abstract**

Independent key memory control unit (KMU) coupled to the address conversion unit (ACU) of the processor (PIU), with a key memory (KM) driven via real memory addresses, the key memory containing entries (KEY) for each section of data, e.g. a page, separately protected in the main memory. Each entry consists of the memory key (ACC) and three further control bits (F. R and C), of which the last also serves for administration. Driving of the address conversion unit (ACU) and processor (PIU) via common switchable input interface (KMIA), while the input/output processors (IOP) are coupled via a separate interface. The key memory control unit (KMU) works under command control. For the purposes of address conversion, it is driven by the address conversion unit (ACU) at each memory request of the processor (PIU), if the administration bits are to be altered or if there is still no entry in the address conversion buffer (TLB). Characterisation of entries in the address conversion buffer (TLB) in a memory (KIAT), addressable in parallel with the key memory and of the same depth, prevents unnecessary testing of the

address conversion buffer (TLB) when entries are to be cleared.

Data supplied from the esp@cenet database - I2